PCI-SIG 조직은 PCIe 6.0 사양 표준 v1.0의 공식 출시를 발표하며 완성을 선언했습니다.
기존 방식에 따라 대역폭 속도는 x16에서 최대 128GB/s(단방향)까지 두 배로 증가하며, PCIe 기술은 전이중 양방향 데이터 흐름을 허용하므로 총 양방향 처리량은 256GB/s입니다.계획에 따르면 표준이 발표된 후 12~18개월 후인 2023년쯤에 상용 사례가 서버 플랫폼에 먼저 탑재될 예정입니다.256GB/s의 대역폭을 갖춘 PCIe 6.0은 이르면 연말에 출시될 예정입니다.
기술 자체로 돌아가서, PCIe 6.0은 PCIe의 약 20년 역사에서 가장 큰 변화로 간주됩니다.솔직히 말해서 PCIe 4.0/5.0은 NRZ(Non-Return-to-Zero) 기반의 128b/130b 인코딩과 같은 3.0의 사소한 수정입니다.
PCIe 6.0은 PAM4 펄스 AM 신호, 1B-1B 코딩으로 전환되었으며 단일 신호는 이전보다 두 배인 4가지 인코딩(00/01/10/11) 상태가 될 수 있어 최대 30GHz 주파수를 허용합니다.그러나 PAM4 신호는 NRZ보다 취약하기 때문에 링크의 신호 오류를 수정하고 데이터 무결성을 보장하기 위해 FEC 순방향 오류 수정 메커니즘이 장착되어 있습니다.
PAM4 및 FEC 외에도 PCIe 6.0의 마지막 주요 기술은 논리 수준에서 FLIT(Flow Control Unit) 인코딩을 사용하는 것입니다.실제로 PAM4, FLIT는 새로운 기술이 아니며 200G+ 초고속 이더넷에서 오랫동안 적용되어 왔지만 PAM4가 대규모 홍보에 실패한 이유는 물리 계층 비용이 너무 높기 때문입니다.
또한 PCIe 6.0은 이전 버전과도 호환됩니다.
PCIe 6.0은 전통에 따라 계속해서 I/O 대역폭을 64GT/s로 두 배 늘려 실제 PCIe 6.0X1 단방향 대역폭 8GB/s, PCIe 6.0×16 단방향 대역폭 128GB/s 및 pcie 6.0×에 적용됩니다. 256GB/s의 양방향 대역폭 16개.오늘날 널리 사용되는 PCIe 4.0 x4 SSDS에는 PCIe 6.0 x1만 있으면 됩니다.
PCIe 6.0은 PCIe 3.0 시대에 도입된 128b/130b 인코딩을 이어갑니다.원래 CRC 외에도 새로운 채널 프로토콜이 이더넷 및 GDDR6x에서 사용되는 PAM-4 인코딩을 지원하여 PCIe 5.0 NRZ를 대체한다는 점이 흥미롭습니다.동일한 시간에 단일 채널에 더 많은 데이터를 담을 수 있을 뿐만 아니라 FEC(순방향 오류 수정)로 알려진 지연 시간이 짧은 데이터 오류 수정 메커니즘을 통해 대역폭을 늘리는 것이 가능하고 안정적입니다.
많은 사람들이 질문할 수 있습니다. PCIe 3.0 대역폭은 종종 사용되지 않습니다. PCIe 6.0은 무엇에 사용됩니까?인공 지능을 포함하여 데이터를 많이 사용하는 애플리케이션의 증가로 인해 전송 속도가 더 빠른 IO 채널이 점점 더 전문 시장 고객의 요구가 되고 있으며 PCIe 6.0 기술의 고대역폭은 높은 IO가 필요한 제품의 성능을 완전히 발휘할 수 있습니다. 가속기, 기계 학습 및 HPC 애플리케이션을 포함한 대역폭.PCI-SIG는 또한 반도체의 핫스팟인 성장하는 자동차 산업으로부터 혜택을 받기를 희망하며, PCI-Special Interest Group은 자동차 분야에서 PCIe 기술 채택을 늘리는 방법에 초점을 맞추기 위해 새로운 PCIe 기술 워킹 그룹을 구성했습니다. 대역폭에 대한 생태계의 수요 증가가 분명하기 때문입니다.그러나 마이크로프로세서, GPU, IO 장치 및 데이터 저장 장치를 데이터 채널인 PC에 연결하여 PCIe 6.0 인터페이스 지원을 얻을 수 있으므로 마더보드 제조업체는 고속 신호를 처리할 수 있는 케이블을 준비하는 데 각별히 주의해야 합니다. 칩셋 제조업체도 관련 준비를 해야 합니다.Intel 대변인은 언제 PCIe 6.0 지원이 장치에 추가될 것인지 밝히기를 거부했지만 소비자용 Alder Lake와 서버측 Sapphire Rapids 및 Ponte Vecchio가 PCIe 5.0을 지원할 것임을 확인했습니다.NVIDIA는 또한 PCIe 6.0이 언제 출시될 것인지 밝히기를 거부했습니다.그러나 데이터센터용 BlueField-3 Dpus는 이미 PCIe 5.0을 지원합니다.PCIe 사양은 물리 계층에서 구현해야 하는 기능, 성능 및 매개변수만 지정하고 이를 구현하는 방법은 지정하지 않습니다.즉, 제조업체는 기능성을 보장하기 위해 자체 요구 사항과 실제 조건에 따라 PCIe의 물리적 계층 구조를 설계할 수 있습니다!케이블 제조업체는 더 많은 공간을 재생할 수 있습니다!
게시 시간: 2023년 7월 4일
