PCIe 5.0 사양 소개

• PCIe 5.0 사양 소개

PCIe 4.0 사양은 2017년에 완성되었지만, AMD의 7nm Rydragon 3000 시리즈가 나올 때까지 소비자 플랫폼에서는 지원되지 않았으며, 이전에는 슈퍼컴퓨팅, 엔터프라이즈급 고속 스토리지, 네트워크 장치와 같은 제품에서만 PCIe 4.0 기술을 사용했습니다. PCIe 4.0 기술은 아직 대규모로 적용되지 않았지만, PCI-SIG 조직은 오랫동안 더 빠른 PCIe 5.0을 개발해 왔으며, 신호 속도는 현재 16GT/s에서 32GT/s로 두 배나 증가했고, 대역폭은 128GB/s에 도달할 수 있으며, 버전 0.9/1.0 사양이 완성되었습니다. PCIe 6.0 표준 텍스트의 v0.7 버전이 회원들에게 전송되었고, 표준 개발이 순조롭게 진행되고 있습니다. PCIe 6.0의 핀 속도는 PCIe 3.0의 8배인 64GT/s로 증가했고, x16 채널의 대역폭은 256GB/s보다 클 수 있습니다. 즉, 현재 PCIe 3.0 x8의 속도는 PCIe 6.0 채널 하나만으로 달성할 수 있습니다. v0.7의 경우, PCIe 6.0은 기존에 발표된 기능 대부분을 구현했지만, 전력 소비는 더욱 개선되었습니다.d, 그리고 이 표준은 L0p 전원 구성 기어를 새롭게 도입했습니다. 물론 2021년 발표 이후 PCIe 6.0은 빠르면 2023년이나 2024년에 상용화될 수 있습니다. 예를 들어 PCIe 5.0은 2019년에 승인되었으며, 이제야 적용 사례가 생겨나고 있습니다.

이전 표준 사양에 비해 PCIe 4.0 사양은 비교적 늦게 출시되었습니다. PCIe 3.0 사양은 PCIe 4.0 출시 후 7년 후인 2010년에 도입되었기 때문에 PCIe 4.0 사양의 수명은 짧을 수 있습니다. 특히 일부 공급업체는 PCIe 5.0 PHY 물리 계층 장치를 설계하기 시작했습니다.

PCI-SIG는 두 표준이 당분간 공존할 것으로 예상하며, PCIe 5.0은 AI용 GPU, 네트워크 장치 등 높은 처리량 요구 사항을 가진 고성능 장치에 주로 사용됩니다. 따라서 PCIe 5.0은 데이터 센터, 네트워크 및 HPC 환경에 더 많이 적용될 가능성이 높습니다. 데스크톱과 같이 대역폭 요구 사항이 낮은 장치는 PCIe 4.0을 사용할 수 있습니다.

PCIe 5.0의 경우 신호 속도가 PCIe 4.0의 16GT/s에서 32GT/s로 증가했지만 여전히 128/130 인코딩을 사용하고 x16 대역폭은 64GB/s에서 128GB/s로 늘어났습니다.

PCIe 5.0은 대역폭을 두 배로 늘릴 뿐만 아니라, 신호 무결성을 개선하기 위한 전기 설계 변경, PCIe와의 하위 호환성 등 다양한 변화를 가져왔습니다. 또한, PCIe 5.0은 장거리 전송 시 지연 시간과 신호 감쇠를 줄이는 새로운 표준을 기반으로 설계되었습니다.

PCI-SIG는 올해 1분기에 1.0 버전의 사양을 완성할 것으로 예상하지만, 표준 개발은 가능하지만 단말 장치의 출시 시기를 통제할 수는 없습니다. 첫 번째 PCIe 5.0 장치는 올해 출시될 예정이며, 2020년에는 더 많은 제품이 출시될 것으로 예상됩니다. 그러나 더 높은 속도에 대한 필요성으로 인해 표준 기구는 차세대 PCI Express를 정의하게 되었습니다. PCIe 5.0의 목표는 최단 시간 내에 표준 속도를 향상시키는 것입니다. 따라서 PCIe 5.0은 다른 중요한 새로운 기능 없이 단순히 PCIe 4.0 표준의 속도까지 향상시키도록 설계되었습니다.

예를 들어, PCIe 5.0은 PAM 4 신호를 지원하지 않으며 PCIe 표준이 최단 시간 내에 32GT/s를 지원하는 데 필요한 새로운 기능만 포함합니다.

하드웨어 문제

PCI Express 5.0을 지원하는 제품을 준비하는 데 있어 가장 큰 과제는 채널 길이와 관련이 있습니다. 신호 속도가 빠를수록 PC 보드를 통해 전송되는 신호의 반송 주파수가 높아집니다. 두 가지 유형의 물리적 손상으로 인해 엔지니어가 PCIe 신호를 전파할 수 있는 범위가 제한됩니다.

· 1. 채널 감쇠

· 2. 핀, 커넥터, 관통홀 및 기타 구조물의 임피던스 불연속으로 인해 채널에서 발생하는 반사.

PCIe 5.0 사양은 16GHz에서 -36dB 감쇠를 갖는 채널을 사용합니다. 16GHz 주파수는 32GT/s 디지털 신호에 대한 나이퀴스트 주파수를 나타냅니다. 예를 들어 PCIe5.0 신호가 시작할 때 일반적인 피크 대 피크 전압이 800mV일 수 있습니다. 그러나 권장되는 -36dB 채널을 통과한 후에는 열린 아이와의 유사성이 사라집니다. 송신기 기반 이퀄라이제이션(디액센추에이팅)과 수신기 이퀄라이제이션(CTLE와 DFE의 조합)을 적용해야만 PCIe5.0 신호가 시스템 채널을 통과하고 수신기에서 정확하게 해석될 수 있습니다. PCIe 5.0 신호의 최소 예상 아이 높이는 10mV(이퀄라이제이션 이후)입니다. 거의 완벽한 저지터 송신기를 사용하더라도 채널의 상당한 감쇠로 인해 반사 및 크로스토크로 인한 다른 유형의 신호 손상을 닫아 아이를 복원할 수 있는 지점까지 신호 진폭이 감소합니다.