PCIe 5.0 사양 소개

• PCIe 5.0 사양 소개

PCIe 4.0 사양은 2017년에 완성되었지만 AMD의 7nm Rydragon 3000 시리즈까지는 소비자 플랫폼에서 지원되지 않았으며 이전에는 슈퍼컴퓨팅, 엔터프라이즈급 고속 스토리지, 네트워크 장치 등의 제품에서만 PCIe 4.0 기술을 사용했습니다.아직 PCIe 4.0 기술이 대규모로 적용되지는 않았지만 PCI-SIG 조직에서는 오랫동안 더 빠른 PCIe 5.0을 개발해 왔으며 신호 속도는 현재 16GT/s에서 32GT/s로 2배 향상되었으며 대역폭은 128GB/s에 달할 수 있습니다. s, 버전 0.9/1.0 사양이 완성되었습니다.PCIe 6.0 표준 텍스트의 v0.7 버전이 회원들에게 전송되었으며 표준 개발이 진행 중입니다.PCIe 6.0의 핀 속도는 PCIe 3.0의 8배인 64GT/s로 향상되었으며, x16 채널의 대역폭은 256GB/s 이상일 수 있습니다.즉, 현재 PCIe 3.0 x8 속도를 달성하려면 PCIe 6.0 채널이 하나만 필요합니다.v0.7의 경우 PCIe 6.0은 원래 발표된 대부분의 기능을 달성했지만 전력 소비는 여전히 더욱 향상되었습니다.d, 표준에는 L0p 전력 구성 기어가 새로 도입되었습니다.물론 2021년 발표 이후 이르면 2023년이나 2024년에 PCIe 6.0이 상용화될 수 있다.예를 들어 PCIe 5.0은 2019년에 승인됐고, 이제서야 적용사례가 생겼다.

이전 표준 사양에 비해 PCIe 4.0 사양은 상대적으로 늦게 나왔습니다.PCIe 3.0 사양은 PCIe 4.0이 도입된 지 7년 후인 2010년에 도입되었기 때문에 PCIe 4.0 사양의 수명이 짧을 수 있습니다.특히 일부 공급업체에서는 PCIe 5.0 PHY 물리 계층 장치를 설계하기 시작했습니다.

PCI-SIG 조직에서는 한동안 두 표준이 공존할 것으로 예상하고 있으며, PCIe 5.0은 주로 AI용 GPU, 네트워크 장치 등 처리량이 요구되는 고성능 장치에 사용된다는 의미다. 데이터 센터, 네트워크, HPC 환경에 나타날 가능성이 더 높습니다.데스크탑과 같이 대역폭 요구 사항이 적은 장치는 PCIe 4.0을 사용할 수 있습니다.

PCIe 5.0의 경우 신호 속도가 PCIe 4.0의 16GT/s에서 32GT/s로 증가했으며 여전히 128/130 인코딩을 사용하고 x16 대역폭이 64GB/s에서 128GB/s로 증가했습니다.

대역폭을 두 배로 늘리는 것 외에도 PCIe 5.0은 신호 무결성, PCIe와의 역호환성 등을 개선하기 위해 전기 설계를 변경하는 등 다른 변경 사항도 제공합니다.또한 PCIe 5.0은 장거리에서 대기 시간과 신호 감쇠를 줄이는 새로운 표준으로 설계되었습니다.

PCI-SIG 조직은 올해 1분기에 1.0 버전의 사양을 완성할 것으로 예상하고 있지만 표준을 개발할 수는 있지만 단말 장치가 시장에 출시되는 시점을 통제할 수는 없으며 최초의 PCIe 5.0이 나올 것으로 예상됩니다. 장치는 올해 데뷔할 예정이며 2020년에는 더 많은 제품이 출시될 예정입니다. 그러나 더 빠른 속도에 대한 요구로 인해 표준 기관에서는 차세대 PCI Express를 정의하게 되었습니다.PCIe 5.0의 목표는 가능한 최단 시간에 표준 속도를 높이는 것입니다.따라서 PCIe 5.0은 다른 중요한 새로운 기능 없이 단순히 속도를 PCIe 4.0 표준으로 높이도록 설계되었습니다.

예를 들어, PCIe 5.0은 PAM 4 신호를 지원하지 않으며 PCIe 표준이 가능한 최단 시간에 32GT/s를 지원하는 데 필요한 새로운 기능만 포함합니다.

하드웨어 문제

PCI Express 5.0을 지원하는 제품을 준비할 때 가장 큰 과제는 채널 길이와 관련이 있습니다.신호 속도가 빠를수록 PC 보드를 통해 전송되는 신호의 반송파 주파수가 높아집니다.두 가지 유형의 물리적 손상으로 인해 엔지니어가 PCIe 신호를 전파할 수 있는 범위가 제한됩니다.

· 1. 채널 감쇠

· 2. 핀, 커넥터, 관통 구멍 및 기타 구조물의 임피던스 불연속으로 인해 채널에서 발생하는 반사입니다.

PCIe 5.0 사양은 16GHz에서 -36dB 감쇠를 갖는 채널을 사용합니다.주파수 16GHz는 32GT/s 디지털 신호의 나이퀴스트 주파수를 나타냅니다.예를 들어, PCIe5.0 신호가 시작되면 일반적인 피크 대 피크 전압은 800mV일 수 있습니다.그러나 권장되는 -36dB 채널을 통과한 후에는 열린 눈과의 유사성이 사라집니다.송신기 기반 이퀄라이제이션(악센트 제거) 및 수신기 이퀄라이제이션(CTLE 및 DFE의 조합)을 적용해야만 PCIe5.0 신호가 시스템 채널을 통과하고 수신기에서 정확하게 해석될 수 있습니다.PCIe 5.0 신호의 최소 예상 아이 높이는 10mV(균등화 후)입니다.거의 완벽에 가까운 낮은 지터 송신기를 사용하더라도 채널의 상당한 감쇠는 반사 및 누화로 인한 다른 유형의 신호 손상을 닫아 아이를 복원할 수 있는 지점까지 신호 진폭을 줄입니다.